编写一个makefile文件主要包含哪些内容

1、这是在编写makefile文件时明显指出的，包括要生成的文件、生成文件的依赖文件以及生成的命令等。隐式规则：由于make工具有自动推导的功能，所以在编写makefile文件的时候可以利用该规则，简略地书写makefile。

2、变量声明：变量声明就是一种基本的严格字符替换的操作。

3、一个 makefile 主要含有一系列的规则，如下： A： B (tab) (tab)每个命令行前都必须有tab符号。上面的makefile文件目的就是要编译一个helloworld的可执行文件。

4、首先，本文将给出一个makefile文件的示例，以便大家能有一个直观感受，这个例子来源于 GNU的make使用手册 。

5、makefile内部是你根据makefile语法规则，自己编写的一条条shell命令等。target 可以是一个object file（目标文件），也可以是一个执行文件，还可以是一个标签（label）。

makefile怎么用?

是要先./configure一下，再make，再make install。

打开DOS窗口，输入nmake，可能会出现如下错误提示，如下图所示。这是因为在vs的安装过程中，没有注册vs的环境变量，可以通过如下 *** 查看自己是否已经注册好vs的环境变量在DOS窗口中输入set path， 则会看到如下提示。

在makefile中可以使用变量。makefile的变量也就是一个字符串，理解成 C语言中 的宏可能会更好。比如，声明一个变量，叫objects， OBJECTS， objs， OB *** ， obj， 或是 OBJ，反正不管 什么啦，只要能够表示obj文件就行了。

Makefile。编译整个工程你所要做的唯一的一件事就是在shell 提示符下输入make命令。整个工程完全自动编译，极大提高了效率。

Makefile引用与环境变量

1、Makefile中输出该变量 作用关闭命令回显 运行结果：在Makefile中定义该变量 运行结果：系统环境变量值被覆盖。

2、MakeFile中的变量定义一般在我们书写Makefile时，各部分变量引用的格式我们建议如下： make变量（Makefile中定义的或者是make的环境变量）的引用使用“$(VAR)”格式。

3、Makefile用来调用各种命令做 自动化构建 工具非常方便。

4、echo $$PATH例子中的之一个${PATH}引用的是Makefile中的变量，而不是shell中的PATH环境变量，后者引用的事Shell中的PATH环境变量。

5、用makefile.ammakefile.in的，需要用automake生成的；如果在windows下，需要装Cygwin再装automake；然后生成相应的config文件和Makefile；如果是工程文件的，需要新建工程，然后倒入所有源代码。

Makefile详解

1、隐晦规则。由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile，这是由make所支持的。变量的定义。

2、其实这个是Makefile.am系统定义的一个基本路径变量，表示生成目标文件的最上层目录，如果这个Makefile.am文件变成其它的Makefile.am文件，那么这个就表示其它的目录，而不是这个当前目录。

3、make是用来编译的，它从Makefile中读取指令，然后编译。makeinstall是用来安装的，它也从Makefile中读取指令，安装到指定的位置。注意：AUTOMAKE和AUTOCONF是非常有用的用来发布C程序的东西。

4、GNU license；/usr/src/linux/Makefile ： 编译内核所需的 Makefile；/usr/src/linux/Rules.make ： 当有多个 Makefile 时，根据它的规则执行 make；/usr/tmp ： 已经被众多发行版抛弃的临时文件夹。

makefile文件的作用是什么?

1、Makefile。编译整个工程你所要做makefile文件的唯一的一件事就是在shell 提示符下输入make命令。整个工程完全自动编译makefile文件，极大提高了效率。

2、Makefile文件 ：Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作，本质上makefile文件是个文本文件，用于配置编译过程。

3、makefile其实不是Linux下才有，你用vs编译软件时，同样使用的是makefile来进行编译。makefile可以进行工程的编译工作，让你编写的代码最后能够根据makefile的结构，生成你可以执行的可执行软件。

4、mak 文件里面存放的是编译时的参数配置，make命令是有了c以后才会有的，他是用来操作.mak文件的。

makefile文件都有哪五部分?

文件指示：其包括三个部分，一个是在一个makefile中引用另一个makefile，就像C语言中的include一样。另一个是指根据某些情况指定makefile中的有效部分，就像C语言中的预编译tlif一样。还有就是定义一个多行的命令。

有了这些规则后，再来分析上面的例子。在这个 makefile 中，目标文件(target)包含：依赖文件(prerequisites)就是冒号后面的那些 .c 文件和 .h 文件。

makefile文件里面主要有三种内容：变量声明：变量声明就是一种基本的严格字符替换的操作。

比较核心的部分是 (EFILE)： $(OB *** )xxxxx xxxxx 这种形式的规则，这是makefile的核心内容。

关于makefile文件和makefile文件编写的介绍到此就结束了，不知道你从中找到你需要的信息了吗 ？如果你还想了解更多这方面的信息，记得收藏关注本站。